Proyecto
Aceleración de algoritmos de procesamiento de imágenes en FPGA (APIF)
Director
TODOROVICH, Elías
Co-Director
VÁZQUEZ, Martín
Listado de investigadores
BIOUL, Gery
DESCHAMPS, Jean Pierre
SUTTER, Gustavo
PUIG VALLS, Domenec
COZZOLINO Ezequiel
FERRARA, Fernando
SCHENINI, Juan Manuel
LEIVA, Lucas
Objetivo
Se trata de un proyecto de investigación que apunta al desarrollo e implementación de algoritmos de procesamiento de imágenes y video que cumplan con especificaciones de proceso en tiempo real. Para cumplir con este tipo de restricciones de tiempo hace falta aplicar aceleración de la computación convencional de programas sobre procesadores de propósito general. Una de las plataformas que se utiliza para este fin es la lógica programable, las FPGAs. Se van a explorar las nuevas técnicas de síntesis de alto nivel, disponibles en las herramientas de los fabricantes de FPGA. La síntesis de alto nivel tiene como entrada un programa escrito en un lenguaje de alto nivel, como C, C++, SystemC, OpenCL, etc. Y como salida, una descripción de un lenguaje como verilog HDL o VHDL.
Fecha de Inicio: 06/2014
Fecha de Fin: 11/2016